瑞芯微平台DDR设计注意事项

颗粒：指各种 DDR memory，DDR3 memory、DDR4 memory、LPDDR3 memory、LPDDR4
memory、LPDDR2 memory
CS：主控或 DDR memory 的片选信号
rank：就是 CS，就是片选信号
byte：主控每 8 根 DDR 信号线，成为一个 byte。所以 byte0 指 DQ0-DQ7，byte1 指 DQ8-DQ15，
byte2 指 DQ16-DQ23，byte3 指 DQ24-DQ31。注意，这里的 DQ 都是说主控的，颗粒的 DQ 不一定
跟主控的 DQ 是一一对应连接的。
bank：是指 DDR memory 的 bank 数量
column：是指 DDR memory 的 column 数量
row：是指 DDR memory 的 row 数量
AXI SPLIT：非对称容量组合模式，如高位寻址区为 16bit 位宽，低位寻址区为 32bit 位宽。例如常
规的组合为 256x16+256x16，而 AXI SPLIT 的组合为 256x16+128x16=768MB，在高位寻址区只剩
16bit 位宽，示意图如下图。

2. 总的要求

总的要求适用于所有平台，各款主控的特殊要求，后面单独列出
1、DQ 的交换，不能超出该组 byte，只能在 byte 内部进行交换。有些主控有特殊要求，byte 内部
都不能交换，见具体主控的特殊要求
2、用到 2 个 CS 上的 bank、column 数量不同的 DDR 颗粒，需要跟软件确认是否支持
3、如果颗粒只有一个 CS，只能接在主控的 CS0 上
4、如果只用一个通道，只支持通道 0
5、如果颗粒 2 个 CS 的容量不同，则容量小的应该放在主控的 CS1 上
6、所有平台，不支持大于 2 个 CS 的颗粒
7、如果颗粒只有一个 ODT（像 LPDDR3），应该连到 ODT0 上
8、6Gb、12Gb 的使用比较特殊（8Gb、4Gb、2Gb 没有这条限制）
目前只支持一个通道上的 2 个 CS 都是 6Gb 或者 2 个 CS 都是 12Gb 的，不支持 6Gb、12Gb 与 8Gb、
4Gb、2Gb 混合在 2 个 CS 中使用。
比如：

9、颗粒的 RZQ 不能共用
10、DDR4 目前连接方式暂无特殊要求
11、外接 LPDDR2 或 LPDDR3 时，DDR0 的 DQ0-DQ7 应该一一对应的连接到 DRAM 的 DQ0-DQ7
12、双通道 DRAM 总容量 3GB 支持情况
双通道 DRAM 总容量 3GB 支持的颗粒组合如下图：

13、单通道 DRAM 总容量 3GB 支持情况
单通道 DRAM 总容量 3GB 支持的颗粒组合如下图：