Xilinx 论坛_最新问题_易百纳技术社区

搜索

海思论坛主题：12299

君正论坛主题：392

全志平台主题：427

嵌入式图像主题：1199

流媒体主题：506

MTK-联发科主题：354

Xilinx 论坛主题：278

瑞芯微论坛主题：238

Xilinx 论坛

主题278

回复416

易百纳赛灵思论坛致力于为Xilinx 用户及生态合作伙伴提供一个分享、讨论和相互协作解决问题的交流社区，注册即可浏览论坛内容或者参与讨论。

Xilinx

标签：

全部

Xilinx

最新问题
去提问

热门问题
去提问

等我来答
去提问

悬赏问答

去提问

资料
传资料

专栏
写专栏

Xilinx 7系列FPGA收发器用户指南精热顶
Xilinx FPGA

1

62

横贯八方 回复于 09月07日 09:38
xilinx CAN接口IP核是收费的ma？精热顶
Xilinx

1

49

david 回复于 09月06日 14:23
为什么我的RTL分析一打开vivado就会闪退精热顶
Xilinx

0

38

张13724212401 发布于 09月03日 20:56
求教大神 Artix7系列怎么输出差分时钟？精热顶
Xilinx FPGA

1

364

张13724212401 回复于 08月28日 16:52
FPGA运算加速平台成新宠 Xilinx、Altera各有支持者精热顶
Xilinx FPGA

2

433

张13724212401 回复于 08月28日 16:48
请问一下，Vivado能自动补齐关键字吗？用起来好不习惯精热顶
Xilinx FPGA

3

2k

张13724212401 回复于 08月28日 16:43
有人申请过xilinx第三方的ip核吗？精热顶
Xilinx

3

448

张13724212401 回复于 08月28日 16:38
请教车牌识别FPGA问题精热顶
Xilinx

4

523

张13724212401 回复于 08月28日 12:17
FPGA器件选型研究精热顶
Xilinx FPGA

2

447

张13724212401 回复于 08月28日 12:04
请教一下有没有做车牌识别FPGA的，推荐一下精热顶
Xilinx 硬件设计

0

227

焦糖布丁 发布于 04月09日 14:55
请问哪里可以买到SLVS-EC的IP核？精热顶
FPGA Xilinx

0

360

阿述9362 发布于 2020年12月30日
请问出现这种警告是什么原因？精热顶
Xilinx FPGA

1

547

李锐博恩 回复于 2020年12月02日
想问下，vivado中如何更新ip核呀，各位大佬？精热顶
Xilinx FPGA

1

580

李锐博恩 回复于 2020年12月02日
请教下，0X4000_0000 与0X40000000 地址有什么不一样吗？精热顶
Xilinx FPGA

1

510

李锐博恩 回复于 2020年12月02日
各位，请问iSe选这个吗？精热顶
Xilinx FPGA

1

577

李锐博恩 回复于 2020年12月02日
这个fifi能存多少字节数据，有人知道吗？精热顶
Xilinx FPGA

1

455

李锐博恩 回复于 2020年12月02日
大家好，请问谁知道这是什么错误？精热顶
Xilinx FPGA

1

492

李锐博恩 回复于 2020年12月02日
请问各位这个报错怎么引起的啊？精热顶
Xilinx FPGA

1

542

李锐博恩 回复于 2020年12月02日
请问有人遇到过非法指令错误的么？如何解决的？精热顶
Xilinx FPGA

1

425

李锐博恩 回复于 2020年12月02日
为什么我在vivado的IP库中看不到HDMI IPcore？我用的是ZedBoard 精热顶
Xilinx FPGA

1

491

李锐博恩 回复于 2020年12月02日
请问XiLinx的pll生成的多个时钟上升沿是否对齐？精热顶
Xilinx FPGA

1

518

李锐博恩 回复于 2020年12月02日
有没有大佬知道这个怎么回事？烧mcf烧不进去精热顶
Xilinx FPGA

1

418

李锐博恩 回复于 2020年12月02日
给了时许约束后，是否还需要给时钟分配一个引脚约束呢？精热顶
Xilinx FPGA

1

418

李锐博恩 回复于 2020年12月02日
有人调试过Xilinx的Aurora吗？channel up信号时钟不拉高怎么办？精热顶
Xilinx FPGA

1

1.7k

李锐博恩 回复于 2020年12月02日
请问是否一个时钟的脉冲很容易采不到？精热顶
Xilinx FPGA

1

459

李锐博恩 回复于 2020年12月02日
我的SDK调试可以用，但生成bin不能用怎么办？精热顶
Xilinx FPGA

1

500

李锐博恩 回复于 2020年12月02日
用vivado打开modelsim的时候一直打不开是怎么回事？精热顶
Xilinx FPGA

1

604

李锐博恩 回复于 2020年12月02日
请问有谁用过fifo generator？精热顶
Xilinx FPGA

1

449

李锐博恩 回复于 2020年12月02日
请问图里的(* *)是个啥？精热顶
Xilinx FPGA

1

572

李锐博恩 回复于 2020年12月02日
请问一下大佬们，下面这个是怎么弄出来的精热顶
Xilinx FPGA

1

626

李锐博恩 回复于 2020年12月02日
综合的时候经常报内存不足的问题，请问大家有啥办法解决吗精热顶
Xilinx FPGA

1

531

李锐博恩 回复于 2020年12月02日
请问各位这是什么错误？精热顶
Xilinx FPGA

1

510

李锐博恩 回复于 2020年12月02日
请问下大家，你们vivado在哪里下载的啊？网上找了一个没装成功精热顶
Xilinx FPGA

3

697

李锐博恩 回复于 2020年12月02日
请问用vivado的什么版本比较好啊我这个下载不下来有前辈知道为什么不能下载吗精热顶
Xilinx FPGA

3

859

李锐博恩 回复于 2020年12月02日
请问如何下载xilinx官方开发板的相关示例程序？精热顶
Xilinx FPGA

1

763

skywell 回复于 2020年11月27日
zedboard 的JTAG 上USB线插到电脑上没有反应是怎么回事？精热顶
Xilinx FPGA

1

687

skywell 回复于 2020年11月27日
DY-VC-2020-01视频切换模块(KVM) 精热顶
Xilinx FPGA

0

271

qn1525681036 发布于 2020年11月25日
对话赛灵思：如何在后摩尔时代，做出最适合未来商用的高性能异构芯片？精热顶
Xilinx FPGA

0

320

qn1596531537 发布于 2020年10月29日
半导体最新大规模并购案：AMD正洽购赛灵思精热顶
Xilinx FPGA

0

335

qn1596531537 发布于 2020年10月27日
基于FPGA自适应数字频率计的设计与实现精热顶
Xilinx FPGA

1

389

qn1596531537 回复于 2020年10月22日

1
2
3
4
5
6
7
下一页