2442
- 收藏
- 点赞
- 分享
- 举报
SPI接口时钟的极性和频率异常
本帖最后由 coffeeqiaolian 于 2017-1-5 09:00 编辑
最近在调试HI3516的spi0接口时遇到个问题,配置的spi0时钟频率为25M,实际测试时频率不对,时钟的极性也不对,spi1工作正常,修改了spi0的寄存器,通过读寄存器,可以看出配置成功了,但是时钟的频率和极性还是没有变化,有遇到这种问题的大侠吗?麻烦指点指点
数据线的测试结果如下图所示。
硬件电路设计时时,spi0与spi1接口上都没有加这些上拉电阻。
最近在调试HI3516的spi0接口时遇到个问题,配置的spi0时钟频率为25M,实际测试时频率不对,时钟的极性也不对,spi1工作正常,修改了spi0的寄存器,通过读寄存器,可以看出配置成功了,但是时钟的频率和极性还是没有变化,有遇到这种问题的大侠吗?麻烦指点指点
数据线的测试结果如下图所示。
硬件电路设计时时,spi0与spi1接口上都没有加这些上拉电阻。
我来回答
回答0个
时间排序
认可量排序
暂无数据
或将文件直接拖到这里
悬赏:
E币
网盘
* 网盘链接:
* 提取码:
悬赏:
E币
Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片![alt](url)
相关问答
-
2022-07-19 09:23:55
-
2018-12-07 16:44:38
-
2019-12-21 11:24:19
-
2018-05-31 00:18:46
-
2016-11-29 18:44:20
-
2019-04-30 18:47:39
-
2015-05-27 16:16:19
-
2015-04-09 17:22:05
-
2019-10-19 16:12:17
-
2015-11-18 15:01:21
-
2020-05-26 11:21:51
-
2018-12-30 13:29:33
-
2016-06-23 15:39:50
-
2017-06-08 17:52:20
-
2018-10-20 09:15:50
-
2016-04-07 13:47:48
-
2017-10-08 20:46:02
-
2021-05-08 15:02:27
-
2016-04-06 20:31:33
无更多相似问答 去提问
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
切换马甲
上一页
下一页
悬赏问答
-
522AP10支持F35SQA001G spi nand flash
-
20如何将自有训练的RAW降噪模型应用于AIBNR?
-
10RV1106的低功耗和休眠唤醒功能
-
10海思平台(Hi3516DV500),设置完ldc参数后 工作异常
-
5rv1126-dc-201 安装hi3881.ko wifi驱动成功后 启动connmand服务,系统就崩了
-
10ss928编码的h264帧流,用RTSP传输到电脑,VLC播放不了是什么情况?
-
10我运行rv1126的开发环境后,编译demo提示没有opencv,自行编译安装后没有解决,请问这个怎么处理呢?板子是easy eai nano
-
50CPS-1848 link不上FPGA。
-
10想问一下各位大佬们,关于VI配置成8Lan LVDS模式的相关问题
-
10基于SS928的NNIE做人脸检测算法,模型转换异常
举报反馈
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明
提醒
你的问题还没有最佳答案,是否结题,结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案,是否结题,结题后将根据回答情况扣除相应悬赏金(1回答=1E币)
取消
确认