适用于Xilinx Virtex-7 FPGA开发板的32位DDR4 SDRAM
2 E币
成为会员，免费下载资料
文件大小：1.49 MB
上传者：sramsun
时间：2020-06-05 15:01:31
下载量：9
Xilinx Virtex®-7FPGA系列突破了以前的物理极限。超高端带宽和容量的结合可提高系统性能，以满足最复杂的系统要求。毫不妥协的性能是可编程平台的基础，其多功能性可在当今竞争激烈的市场中最大程度地实现差异化。
Virtex-7 FPGA拥有多达96个高级串行收发器，使设计人员能够将突破性的带宽构建到下一代通信解决方案中。Virtex-7 FPGA可提供多达200万个逻辑单元和超过5TMACS DSP的吞吐量。这些资源支持大规模并行数据处理体系结构，这些体系结构在每个时钟周期内执行更多工作。借助多达88个高级串行收发器，Virtex-7 FPGA提供了超过4Tbps的串行带宽。这些功能使高级雷达，高性能计算和高级医学成像系统的处理性能达到了新的水平。
尽管现代FPGA包含着内部存储器，但可用存储器的数量始终比专用存储器芯片的存储器数量级低几个数量级。因此许多的FPGA设计人员在FPGA上附加某种类型的存储器也就不稀奇了。由于其高速和低成本，SDRAM是非常流行的存储器。随着存储器制造商试图找到提高SDRAM速度的方法，DDR SDRAM被引入。DDR代表“双倍数据速率”。它们不像静态存储器那样容易控制，因此经常使用SDRAM控制器。
UMI UD408G5S1AF 256Mx32 8Gb 32位 DDR4 SDRAM则是目前适合使用于Virtex-7 FPGA开发板中的一款存储器，其数据速率：3200Mbps/2933Mbps/2666Mbps/2400Mbps/2133Mbps/1866Mbps/1600Mbps。每个突发访问自动预充电选项。进行自动刷新。每个DRAM可以分别设置不同的模式寄存器值，并可以单独调整。具有最大的省电模式，功耗最低，且无需内部刷新。英尚微电子代理商可提供送样及测试，并提供技术支持。
业界领先的28nm HPL工艺技术为这些下一代FPGA实现了性能和功耗的最佳平衡。架构上的改进进一步减少了I / O功耗，同时增加了带宽。赛灵思设计工具软件中的智能时钟门控算法进一步降低了有功功耗。
[attach]13507[/attach]
Virtex-7 FPGA拥有多达96个高级串行收发器，使设计人员能够将突破性的带宽构建到下一代通信解决方案中。Virtex-7 FPGA可提供多达200万个逻辑单元和超过5TMACS DSP的吞吐量。这些资源支持大规模并行数据处理体系结构，这些体系结构在每个时钟周期内执行更多工作。借助多达88个高级串行收发器，Virtex-7 FPGA提供了超过4Tbps的串行带宽。这些功能使高级雷达，高性能计算和高级医学成像系统的处理性能达到了新的水平。
尽管现代FPGA包含着内部存储器，但可用存储器的数量始终比专用存储器芯片的存储器数量级低几个数量级。因此许多的FPGA设计人员在FPGA上附加某种类型的存储器也就不稀奇了。由于其高速和低成本，SDRAM是非常流行的存储器。随着存储器制造商试图找到提高SDRAM速度的方法，DDR SDRAM被引入。DDR代表“双倍数据速率”。它们不像静态存储器那样容易控制，因此经常使用SDRAM控制器。
UMI UD408G5S1AF 256Mx32 8Gb 32位 DDR4 SDRAM则是目前适合使用于Virtex-7 FPGA开发板中的一款存储器，其数据速率：3200Mbps/2933Mbps/2666Mbps/2400Mbps/2133Mbps/1866Mbps/1600Mbps。每个突发访问自动预充电选项。进行自动刷新。每个DRAM可以分别设置不同的模式寄存器值，并可以单独调整。具有最大的省电模式，功耗最低，且无需内部刷新。英尚微电子代理商可提供送样及测试，并提供技术支持。
业界领先的28nm HPL工艺技术为这些下一代FPGA实现了性能和功耗的最佳平衡。架构上的改进进一步减少了I / O功耗，同时增加了带宽。赛灵思设计工具软件中的智能时钟门控算法进一步降低了有功功耗。
[attach]13507[/attach]
展开》
折叠》
微信扫码分享
QQ好友
暂无数据
我上传的资料
