1 为什么需要校准相位   基于商用WiFi设备获取到的相位信息可靠性不是很高，准确率也不能达到要求。但是相位信息又很能反映环境的变化。所以我们必须将这些由于硬件上的缺陷以及在传输过程中因环境噪声的影响引起的误差进行校准和补偿。这些误差主要是由三个方面组成：采样频率的偏移，检测时延，中心频率偏移。发射端和接收端之间的载波频率无法做到完全同步。 2 相位校准主要步骤：   我们假设这些相位偏差都是

  对于很多有wifi的设备，ifconfig这个命令已经不够用了，很多时候我们需要获取wifi的状态，模式等等，我们就需要用到wireless_tools里面的命令了，这里就要把wireless_tools交叉编译移植到开发板上。具体方法如下：   1.下载并解压wireless_tools压缩包。   tar xvf wireless_tools.29.tar.gz   2.进入wireles

/TCP 连接的端点叫做套接字(socket)或插口，根据 RFC 793 的定义：端口号拼接到(concatenated with) IP 地址即构成了套接字/ int pthread_create(pthread_t restrict tidp, const pthread_attr_t restrict attr, void (start_rtn)(void), void *restric

1. 前言 这边使用Toshiba TC358748X 的DVP转MIPI的芯片， 通过排线连接到nvidia xavier平台， 通过移植官方通用驱动，调试过程需要一些问题 2. 硬件连接 3. 视频采集 （1）gst-launch-1.0 v4l2src device=/dev/video0 ! ‘video/x-raw, format=(string)UYVY, width=(int)19

半导体可能是世界上最重要的行业，因为它们是各种产品和服务的基础。此外，它们在新兴技术（例如人工智能（AI），高性能计算（HPC），5G，物联网和自治系统等）中发挥关键的促成作用。 与中国已经在全球范围内获得高额市场份额的行业（包括高铁，太阳能电池板和电信设备）不同，中国大陆在半导体领域的全球市场份额和竞争力，尤其是在总部设在中国的公司方面，在半导体领域仍然不大。半导体产业的全球领导者主要分布在欧洲

Node-RED系列文章目前已经写了11篇，介绍了Node-RED的安装以及默认安装的一些基本节点的使用，作为物联网的一个可视化拖动的流程,Node-RED的确实很容易上手。还没开始学习的同学可以先看下我以前的文章 物联网平台Node-RED系列（一）：Node-RED的介绍与安装 物联网平台Node-RED系列（二）：Node-RED的面板的操作 物联网平台Node-RED系列（三）

  上篇文章，我们分析了模型复杂度与模型性能的关系，我们发现，模型越复杂，模型在训练集上的误差会越小，但是在测试集上的误差并不一定变小，甚至有可能变大。上述现象我们称为发生了过拟合。下面我们将详细介绍过拟合现象的产生原因以及解决方法。 一、过拟合现象的产生原因   过拟合现象是指一个模型在训练集上表现优异，但在测试集上表现一般，甚至无法正确预测测试集数据的现象。举个生动的例子：我们在玩网络游戏时，

“毅力号”火星车登陆火星的视频传回来了！ 这是NASA的“毅力号”火星车最黑暗的7分钟，这7分钟里，航天器与地球控制中心的通讯完全中断，这期间的着陆过程需要由火星车自主控制。 幸运的是，自主着陆系统表现良好，火星车成功着陆预定地点——耶泽洛陨石坑。 整个着陆的场面可谓是惊心动魄，着陆的时候，释放火星车的飞行器将火星地表的尘埃和沙砾卷起漩涡。 除了“毅力号”火星车本身，文摘菌注意到，这次参与火星探

美国得克萨斯州的暴风雪让奥斯汀地区的半导体工厂被迫停工，进一步扰乱了全球汽车芯片供应链。汽车半导体公司恩智浦停工了奥斯汀地区的两家工厂，三星电子同样计划中断奥斯汀工厂的生产。一“芯”难倒各路英豪，汽车厂商如何缓解芯片供应的紧张局面呢? 缺“芯”给汽车行业敲响了警钟 全球范围内的芯片短缺潮持续蔓延整个汽车行业，MCU、IGBT、MOSFET、逻辑IC和模拟IC等芯片缺货严重，福特、大众、通用、丰田

众所周知，半导体行业对需求突然增加的反应很慢。一些分析家认为，现在芯片需求超过供应约30％，要赶上需求将需要三到四个季度。从本质上讲，这意味着芯片短缺将一直持续到2022年。 芯片需求正在蓬勃发展 如今，几乎所有电子设备中都装有芯片，因此对半导体的需求通常处于空前高位。此外，这些芯片变得越来越复杂（即更难生产），并且每个设备的芯片数量正在增长。去年，其他一些因素使对芯片的需求增加到了该行业所能提供

当前，以新一代人工智能为代表的科技和产业革命正在孕育兴起。数字化、网络化、智能化的信息基础设施加速构建，以信息通信、生命、材料科学等交叉融合为特征的集成化创新、跨领域创新渐成主流，围绕“智能+”打造的产业新应用、新业态、新模式不断涌现，人工智能的“头雁”效应得以充分发挥。预计2021年，人工智能将加速成为构建现代化的数字经济体系、推动经济社会高质量发展的重要驱动力量，作为“新型基础设施”的一部分

  之前，我们分别使用线性模型以及二次模型对数据进行拟合，发现模型复杂度越高，越能贴合数据，预测精度越高。因此，我们是否可以认为只要算力条件充足，我们就可以尽可能地使用高复杂度模型进行函数的拟合？这就是本文讨论的主题：使用更复杂的模型会出现的问题以及解决方式。本文将分别使用线性模型、二次模型、五次模型以及七次模型分别进行房价数据的拟合，观察训练集和测试集的分布，以得到模型复杂度与模型性能的关系。

引子：1806年11月，在欧洲大陆所向披靡的拿破仑颁布“大陆封锁令”：凡与大不列颠诸岛的一切通商、通讯均禁止之。跨海无望的拿破仑相信，封锁能从经济上彻底卡死英国。 为对抗封锁，英国鼓励中立国走私，英国货遂行销欧陆，甚至大量进入法国。但交易成本也随之大幅提高，欧洲各国苦不堪言。在封锁令的催化下，反法同盟逐渐成形，拿破仑不得不远征莫斯科，法兰西第一帝国就此一步步走向覆灭。 孤立困守，还是建立统一战线广

创建异常检测模型，实现生产线上异常检测过程的自动化。在选择数据集来训练和测试模型之后，我们能够成功地检测出86%到90%的异常。 介绍 异常是指偏离预期的事件或项目。与标准事件的频率相比，异常事件的频率较低。产品中可能出现的异常通常是随机的，例如颜色或纹理的变化、划痕、错位、缺件或比例错误。 异常检测使我们能够从生产流程中修复或消除那些处于不良状态的部件。因此，由于避免生产和销售有缺陷的产品，制造

STA定义 STA定义为：时序验证，可确保各种电路时序是否满足各种时序要求。 ASIC / FPGA设计流程中最重要和最具挑战性的方面之一是时序收敛。时序收敛可以看作是数字电路的时序验证。为时序而闭合的数字电路将以指定的频率工作（由设计人员在时序约束中定义），因此可以实现预期的PPA（性能，功率和面积）。静态时序分析是一种方法，通过该方法，可以通过对数字电路中的所有路径进行时序分析来确定是否实现时

STA回顾 70年代的时序是通过Spice仿真执行的。80年代的时序包括在Verilog仿真中，以确定设计是否足够快。两种方法都存在两个问题（动态时序）： 1）分析仅与仿真一样–仅在仿真执行的情况下才发现问题 2）逻辑仿真慢5到10倍 静态时序更全面，通过计算设计中每个可能逻辑路径的延迟。最坏情况下的路径确定最大频率。 更多STA的基本问题，可以参考： FPGA的设计艺术（4）STA实战之不同时序

前言 FPGA进行时序分析通常使用厂家的编译工具，进行时序分析，但是万变不离其宗，时序分析的知识通常都是通用的，原理都是一致的。下面根据SmartTime的资料来看下时序分析的实际操作是如何的，这在其他工具上通常也是可以找到的。 SmartTime时序分析概述 SmartTime是用于SmartFusion®可定制的片上系统（cSoC），RTAX™-S / SL，Fusion®，IGLOO®，Pr