基于ARM架构的linux中断的工作原理是什么

虽万人吾往矣 2022-05-30 09:56:07 1523

最近在看一些关于arm linux中断方面的资料,看了很多资料,总结一下自己对linux下中断的理解,写到这里供大家参考,以下所有的描述都是基于arm架构来说的。   
  在大学的时候学习51单片机,也接触到了中断,看门狗等概念,知道当有一个中断产生时CPU会跳转到某个特定的地址执行中断函数,这个事情已经深深烙在了自己的头脑中,理所当然的认为产生中断,CPU就会跳转到某个物理地址去执行特定的函数。
  这样的原理其实也没什么不妥,我接触过的低端的CPU都是这个样子工作的。其实中端的ARM soc也是这么工作的,只是比较复杂罢了。
  现代的中高端arm芯片都有PIC(可编程中断控制器),所有的外设中断都是和PIC直接相连的,而不是和SOC的CPU相连(在这里有必要说明一点,一般的SOC内部都集成了CPU,内存管理器,MMU,PIC,GPIO控制器。看门狗等,CPU只是SOC的一部分)。

PIC和CPU只有两根中断线FIQ和IRQ相连,想想我们现在的ARM SOC,所有的GPIO几乎都有中断功能,另外定时器,I2C等等控制器也都有中断功能,这些中断信号其实都是接在了中断控制器上。从CPU的角度来看,它就支持7种异常(暂且理解为中断),复位异常(Reset)、数据异常(Data Abort)、快速中断异常(FIQ)外部中断异常(IRQ)、预取异常(Prefetch Abort)、软中断异常(SWI)和未定义异常(Undefined interrupt),CPU内部只有这几个异常发生时其才会跳转到异常向量表(即中断向量)处执行特定的代码。
  所有连接在中断处理器上的设备产生的中断最终只能通过IRQ或者FIQ这两根中断线来打断CPU,在这两个中断发生时,如果CPU没有屏蔽禁止外部中断,则CPU会读取中断控制器的寄存器,找到实际的产生中断的设备。
  以上讨论的都是从硬件角度出发的,下面稍微提一下从linux系统角度出发中断是怎么一回事,更详细的分析以后的篇章中给出。
  在linux内核中,把上述所有连接在PIC上的中断进行了统一管理和映射。从linux内核看到的中断号我们成为映射后的中断号,这些映射后的中断号给我们的感觉还是像原来51单片机等低端处理器那样为所有的中断映射不同的中断向量表地址,但这只是从软件的层面模拟实现的。

声明:本文内容由易百纳平台入驻作者撰写,文章观点仅代表作者本人,不代表易百纳立场。如有内容侵权或者其他问题,请联系本站进行删除。
红包 1 收藏 评论 打赏
评论
0个
内容存在敏感词
手气红包
    易百纳技术社区暂无数据
相关专栏
置顶时间设置
结束时间
删除原因
  • 广告/SPAM
  • 恶意灌水
  • 违规内容
  • 文不对题
  • 重复发帖
打赏作者
易百纳技术社区
虽万人吾往矣
您的支持将鼓励我继续创作!
打赏金额:
¥1易百纳技术社区
¥5易百纳技术社区
¥10易百纳技术社区
¥50易百纳技术社区
¥100易百纳技术社区
支付方式:
微信支付
支付宝支付
易百纳技术社区微信支付
易百纳技术社区
打赏成功!

感谢您的打赏,如若您也想被打赏,可前往 发表专栏 哦~

举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

审核成功

发布时间设置
发布时间:
是否关联周任务-专栏模块

审核失败

失败原因
备注
拼手气红包 红包规则
祝福语
恭喜发财,大吉大利!
红包金额
红包最小金额不能低于5元
红包数量
红包数量范围10~50个
余额支付
当前余额:
可前往问答、专栏板块获取收益 去获取
取 消 确 定

小包子的红包

恭喜发财,大吉大利

已领取20/40,共1.6元 红包规则

    易百纳技术社区