前言 高速信号设计涉及到方方面面的知识积累，也许你认为即使没有掌握甚至没有听过一些高速设计的专业术语，也没有关系？因为专业集成的IP可以帮你解决这一问题，但殊不知，根基不牢，地动山摇！基础不牢固，你可能永远成不了一个expert，甚至难以成为一位出色的工程师。 本系列文章通过联系高速串行的相关知识，从基础到进阶，可以助你很好地理解高速串行设计中的重难点。 短期可助于理解各厂家集成IP，高速协议等，

1. 前言 注意到在数据表的第7.4.4节 REFCLK应该应用于DS90UB954-Q1只有当供应轨道高于最低水平 然后，如图55所示，REFCLK是在供电轨道高于最低水平之前应用的 (REFCLK是在VDD开始上升时应用的) 还注意到DS90UB954-Q1 I2C不ACK时，有一个26MHz REFCLK应用。 然而，当删除REFCLK (REFCLK引脚是打开的)时，它确实ACK 使用AS

前言 在后面讲解DDR IP的定制之前，这里先介绍下Xilinx的RAM以及ROM IP比较合适，因为都甚为存储性质的东西，有些东西还是可以作为比较的。 RAM中也有一些参数，也有一些延迟，需要注意！因为有时它的特性并非如我们想象的那样，正确的流程应该是先看数据手册，再使用，但是对于很多设计者来说，总感觉这玩意太简单，但越是这样可能越会用错，不注意延迟，可能会导致时序问题，进而导致功能性问题，最后

前言 FPGA是一个很神奇的器件，工程师可以在上面做游戏或者说工程师每天都在上面做游戏，通过搭积木的方式，还能设计出精美绝伦，纷繁复杂，奇妙无比的电路，这使用器件搭建几乎是做不到的，因为太庞大！这种设计也只能在FPGA或者专用的IC中能够实现，IC只能定制，可是FPGA却可以反复使用，每一次都可以是不同的电路，因此，FPGA目前的应用十分广泛，在很多关键领域，也是香饽饽一样的存在。 既然FPGA如

前言 为了在海思平台上使用tlv320aic3254，花了大概2个星期研究海思音频部分的手册、3254的用户手册，最终参考tlv320aic31的代码，实现了3254的驱动，同时在mpp的sample中，增加了3254对应的宏，以及相应的初始化代码，这篇文章主要是做一个阶段性的梳理 参考资料 海思音频相关知识 海思的mpp（Media Process Platform）媒体处理平台针对音频提供了

一 通用理论:1、硬件链接：一般情况下，Camera和SOC有两个接口进行连接，分为为MIPI接口和I2C接口，其中MIPI接口用来传输图像的数据，数据传输路径为从Sensor传输到SOC。另一个接口为I2C接口，主要是用来SOC对Sensor初始化配置寄存器和摄像头参数的配置，比如要进行图像数据捕获的时候就需要通过i2c对Sensor的寄存器进行配置。 2、图像数据流：光线经过Sensor之后，

概述The TCA9546A is a 4-channel, bidirectional translating switch for I 2 C buses that supports Standard-Mode (100kHz) and Fast-Mode (400 kHz) operationTCA9546A是一个４频道双向传输的i2c复用芯片，可以支持标准的100KHZ和高速传输的400K

前言 Verilog中的循环各式各样，例如，for循环，while循环，forever循环和repeat循环，有的可以综合有的不可用综合，就凭这一条特点，就能在逻辑设计中排除很多种循环语句，对于设计来说，只能用可以综合的循环语句，例如for循环语句。那么既然只有for等循环可以综合，那么其他循环语句存在的意义在哪里呢？ 当然是仿真啦，仿真可没有要求Verilog可综合，只要是Verilog中的语法

1. 前言 在调试TI TUSB7320电源模块时； 发现会出现噪声问题； 如下是调试过程的问题记录 2. 问题描述 在极少数情况下，当电源接通时，供电线路中会产生持续的噪声。 (大约一次，电源打开30次) 当电源噪声出现时，XHCI寄存器访问(7.5.3.3.9端口状态和控制寄存器)总是失败。 下面是各正常运行和异常运行的功率波形。 正常 不正常

前言 创建可重用模型通常要求使用诸如尺寸，宽度和深度等可重定义的参数来编写通用模型。 关于可重用设计的话题，我们在前面提到了很多，例如：parameter与generate语句等，都一定程度上有利于可重用设计的实现。 今天，我们一方面回顾一下parameter，另一方面我们来一起来学习下defparam的历史，以及它是如何被弃用的。 parameter回顾 Verilog标准1995与新标准Ver

  用过海思3520DV200的人应该都知道吧，由于芯片的年代比较久了，20Dv200的SDK里面是没有标准SPI通讯接口的驱动的，要用SPI通讯的话只能用官方提供的工具SSP_read和write来读写数据，这样非常的不方便，也不好集成在上层的代码中使用，最近有个项目，需要用到spi，所以就想着能不能自己加一个标准的spi驱动，就像串口一样，通过打开设备节点的方式来操作spi，但是驱动的调试本身

前言在现代工业自动化和智能设备管理的背景下，对实时数据通信与设备监控的需求日益增加。ZL450边缘网关作为一款先进的串口通信解决方案，不仅满足了这些要求，还通过其多样的连接性和高效的数据处理能力，为企业带来了显著的效率提升。本文将对ZL45

U-boot启动流程一 U-boot启动流程一1　U-boot总体流程１.1　不带atf启动１.2　Atf与uboot组合方式启动２　uboot初始化２.1　从cpu处理流程２.２　_main流程分析２.２.1uboot重定位前的GD及内存规划２.２.２　uboot重定位２.２.2.1　重定位的前提２.２.2.２　重定位基本流程２.２.2.3　重定位对调试的影响 本文基于以下软硬件假定：架构：A

文章目录 一、如何才能算点亮一个sensor？1.如何才能算点亮一个sensor？二、SENSOR_TYPE_RAW和SENSOR_TYPE_SOC：三、sensor驱动移植1、sensor寄存器配置2、sensor上电时序3、v4l2_s

1. 前言 （1）摄像头已由厂商配置，主机未重新配置， 图片:1280x720 yuv422 10bit; （2） 参考DS90UB96X-Q1EVM用户指南配置 print "CSI_PORT_SEL" board.WriteReg(0x32,0x01) # CSI0 select time.sleep(0.1) print "CSI_PLL_CTL" board.WriteReg(0x1f,0

1. 前言 uboot由于和kernel不一样，没有那么多调试手段，这里主要总结下我知道的 2. 打印信息 打印是最常用的调试手段，在uboot中也常常使用打印命令。目前uboot中有三种打印接口可以供调用。 printf 标准打印接口，打印到串口 tick_printf 标准打印接口封装，添加了时间信息 sunxi_dump 按二进制打印出某一个地址开始指定长度buffer printf打印函数

配置 sensor mirror 或者 flip 导致在不同场景下出现偏色. 配置 mirror 或者 flip 需要同步配置 black level 的寄存器(GC Sensor，Ex gc2375)；配置 mirror 之后，sensor 实际输出的 bayer order 出现变更，例如：BGGR –>GBRG 修改 Sensor 驱动中的 bayer order，驱动中的 baye

最近一直在做瑞芯微rv1126的开发，由于项目性质，与camera打的交道比较多，包括图像的采集，ISP处理，图像处理，H.264/H.265编解码等各个方面吧。学到了不少，在学习的过程中，也得到了不少帮助，很感激，所以将这一部分整理了一下，希望能对大家有所帮助。如有错漏，也希望批评指出，一起探讨。 1 摄像头类型1.1 接口介绍RV1126支持的摄像头接口主要包括MIPI、LVDS、DVP等三种

前言 信号的跨时钟传输的方法很多，在上篇专栏中，就说了两种有关单比特脉冲信号的跨时钟域传输问题，FPGA逻辑设计回顾（4）亚稳态与单比特脉冲信号的CDC处理问题，建议大家看看，后面我还会扩展更多的方法。本篇承接上一篇文章，和单比特有点关系，但是是一种处理多比特信号的跨时钟域方法，MUX同步器！一起来看看吧。 多比特信号跨时钟域处理的场景与方案 多比特信号即位宽不为1的数据，对这种信号进行跨时钟域处

一、什么是系统调用系统调用 是内核提供给应用程序使用的功能函数，由于应用程序一般运行在 用户态，处于用户态的进程有诸多限制（如不能进行 I/O 操作），所以有些功能必须由内核代劳完成。而内核就是通过向应用层提供 系统调用，来完成一些在用户态不能完成的工作。说白了，系统调用其实就是函数调用，只不过调用的是内核态的函数。但与普通的函数调用不同，系统调用不能使用