Hi3519v101 + imx226 10lanes 12MP 4000x3000 mode

no IntCnt,   pls check isp config, clk ....

Hi David!

Clk is 72Mhz.
ISP and VI config:

[code]combo_dev_attr_t LVDS_10lane_SENSOR_IMX226_12BIT_12M_NOWDR_ATTR =
{
    .devno = 0,
    .input_mode = INPUT_MODE_LVDS,
    .phy_clk_share = PHY_CLK_SHARE_PHY0,
    .img_rect = {0, 0, 4100, 3100},
    .lvds_attr =
    {
        .raw_data_type    = RAW_DATA_12BIT,
        .wdr_mode         = HI_WDR_MODE_NONE,
        .sync_mode        = LVDS_SYNC_MODE_SAV,
        .vsync_type       = {LVDS_VSYNC_NORMAL, 0, 0},
        .fid_type         = {LVDS_FID_NONE, HI_TRUE},
        .data_endian      = LVDS_ENDIAN_BIG,
        .sync_code_endian = LVDS_ENDIAN_BIG,
        .lane_id = {0, 1, 2, 3, 4, 5, 6, 7, 8, 9, -1, -1},
        .sync_code =
        {
            {{0xab0, 0xb60, 0x800, 0x9d0},      // lane 0
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
            {{0xab0, 0xb60, 0x800, 0x9d0},      // lane 1
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
            {{0xab0, 0xb60, 0x800, 0x9d0},      // lane2
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
            {{0xab0, 0xb60, 0x800, 0x9d0},      // lane3
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
            {{0xab0, 0xb60, 0x800, 0x9d0},      // lane4
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
            {{0xab0, 0xb60, 0x800, 0x9d0},      // lane5
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
            {{0xab0, 0xb60, 0x800, 0x9d0},      // lane6
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
            {{0xab0, 0xb60, 0x800, 0x9d0},      // lane7
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
                          {{0xab0, 0xb60, 0x800, 0x9d0},      // lane8
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
                          {{0xab0, 0xb60, 0x800, 0x9d0},      // lane9
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0},
                {0xab0, 0xb60, 0x800, 0x9d0}},
        }
    }
};[/code]

[code]   stPubAttr.enBayer                                = BAYER_RGGB;
        stPubAttr.f32FrameRate          = 30;
        stPubAttr.stWndRect.s32X        = 0;
        stPubAttr.stWndRect.s32Y        = 0;
        stPubAttr.stWndRect.u32Width    = 4000;
        stPubAttr.stWndRect.u32Height   = 3000;
        stPubAttr.stSnsSize.u32Width    = 4000;
        stPubAttr.stSnsSize.u32Height   = 3000;

[/code]

[code]                memcpy(&stViDevAttr, &DEV_ATTR_LVDS_BASE, sizeof(stViDevAttr));
                stViDevAttr.stDevRect.s32X = 96;
                stViDevAttr.stDevRect.s32Y = 8;
                stViDevAttr.stDevRect.u32Width        = 4000;
                stViDevAttr.stDevRect.u32Height = 3000;
                stViDevAttr.stBasAttr.stSacleAttr.stBasSize.u32Width  = 4000;
                stViDevAttr.stBasAttr.stSacleAttr.stBasSize.u32Height = 3000;
                stViDevAttr.stBasAttr.stSacleAttr.bCompress = HI_FALSE;
[/code]

No errors at all. Same app, but for 8 lanes 8MP 3840x2160 works ok.

Are there any special settings for pinmux or clkcfg?

[code]        #                 IVE[21:19] GDC[18:16] VGS[15:13] VEDU [12:10] VPSS0[7:5] VI0[2:0]
        # SDK config:     IVE:396M,  GDC:475M,  VGS:500M,  VEDU:600M,   VPSS:300M  VI0:300M---0x00494841
        himm 0x1201004c 0x00094c21;
        #                 ISP0 [18:14] ISP1[10:6] VI1[2:0]
        # SDK config:     ISP0:300M,   ISP1:300M, VI1:300M
        himm 0x12010054 0x00004041;

        # configure with different sensor type
        #himm 0x12010040 0x11;   #226  8 lane sensor clock 72M


        # pcie clk enable
        himm 0x120100b0 0x000001f0

[/code]

Maybe isp and vi clocks should be different? How can I calculate proper values for them (0x12010054 register PERI_CRG21)

Seems found folution:

[quote]IMX226 :
4000*3000@30fps or 3840*2160@60fps��you must set the VI clock to 500MHz or more.
        Replace "himm 0x12010054 0x00004043" with "himm 0x12010054 0x00024043" in mpp_xxx/ko/clkcfg_hi3519v101.sh.
        When uesd 4K*2k 2to1_frame WDR, frame rate of VI is up to 60��you must set the VI and isp clock to 600MHz.
        When uesd 4K*3k 2to1_frame WDR,frame rate of VI is up to 30��you must set the VI and isp clock to 500MHz or more��
        When uesd 4K*3K@30��you must set the VI and ISP clock to 500MHz or more��
        Modefy mpp_xxx/ko/clkcfg_hi3519v101.sh "himm 0x1201004c 0x00094821,himm 0x12010054 0x4041" to corresponding value��
[/quote]

I will try