大家对海思3536\3531A及3531D中ECC 模式器件数据存储结构 如何理解

在海思后端芯片产品化的阶段，如果产品仅使用nand 或spi nand的话，直接使用烧录器一次性烧录镜像合集时，避免不了在程序镜像合集中追加产品信息字段文件的过程。
由于非nor flash器件，追加的产品信息文件，就算以raw格式文件合入，也必须要计算ECC。
在海思芯片手册上第四章存储器接口中提到了，如下描述：

4.3.5.2 8bit ECC 模式器件数据存储结构

2KB page size

8bit ECC 模式 2KB page size 配置下，写到 SPI NAND Flash 中的数据结构如图 4-35 所
示。把软件有效数据切成 2 个1040byte 的数据块，每 1040byte 数据计算一次 ECC。写
到 SPI NAND Flash 器件内部的数据结构会自动调整为 1040byte 数据+14byte ECC 码的
格式交替存放，共2 组，BB 信息放在 SPI NAND Flash spare 区的首两个字节。


我觉得计算ecc的算法都是以256 512 1024 等为基本块单位计算的，数据手册上的这个1040byte计算一次ecc，这算法怎么写？多出的这16字节如果处理，剔除吧不合理，再补齐一次1024吧又有点过分。大家对此有什么理解吗？
在uboot和内核中参看过这一块的源码，貌似是驱动器自己转换的格式，和源码无关啊还是我眼瞎没看到
相应的源码。