- 收藏
- 点赞
- 分享
- 举报
EP2S180F1020I4N小知识
EP2S180F1020I4N小知识
特点Stratix ll系列具有以下功能: ■15,600至179,400等效LE;见表1-1 ■新型创新自适应逻辑模块(ALM)是Stratix ll架构的基本构建模块,可最大限度地提高性能和资源使用效率 ■在不降低逻辑资源的情况下,最多可提供9,383,040个RAM位(1,172,880字节) ■TriMatrix存储器由三个RAM块大小组成,用于实现真正的双端口存储器和先进先出(FIFO)缓冲器 ■高速DSP模块提供乘法器(高达450 MHz)的专用实现,乘法累加函数和有限脉冲响应(FIR)滤波器 ■每个器件区域最多16个全局时钟,24个时钟资源 ■时钟控制模块支持动态时钟网络启用/禁用,允许时钟网络断电以降低用户模式下的功耗 ■每个器件最多12个PLL,4个增强型PLL和8个快速PLL,提供扩频,可编程带宽,时钟切换。实时PLL重配置,以及高级乘法和相移
规格参数
产品: Stratix II
逻辑元件数量: 179400
逻辑数组块数量——LAB: 8970
输入/输出端数量: 742 I/O
工作电源电压: 1.2 V
最小工作温度: - 40 C
最大工作温度: + 85 C
安装风格: SMD/SMT
封装 / 箱体: FBGA-1020
封装: Tray
系列: Stratix II EP2S180
商标: Intel / Altera
湿度敏感性: Yes
工作电源电流: 1.12 A
产品类型: FPGA - Field Programmable Gate Array
工厂包装数量: 24
子类别: Programmable Logic ICs
总内存: 9383040 bit
商标名: Stratix II
更多原装现货EP2S180F1020I4N,可以搜索:http://www.dzsc.com/ic-detail/9_13500.html
暂无数据Markdown 语法
- 加粗**内容**
- 斜体*内容*
- 删除线~~内容~~
- 引用> 引用内容
- 代码`代码`
- 代码块```编程语言↵代码```
- 链接[链接标题](url)
- 无序列表- 内容
- 有序列表1. 内容
- 缩进内容
- 图片
-
2019-04-12 15:08:50
-
2019-06-15 14:15:32
-
2019-04-17 15:28:09
-
2019-04-11 17:14:03
-
2023-07-24 13:47:05
-
2019-03-27 16:25:41
-
2019-07-15 15:18:18
-
2019-07-19 14:05:09
-
02019-08-27 08:53:39
-
2019-04-24 14:37:47
-
2024-05-24 12:19:10
-
2020-11-30 15:22:38
-
2019-03-20 15:42:05
-
2019-07-12 15:33:21
-
2017-01-10 14:42:14
-
2020-11-17 20:36:52
-
2017-07-17 14:57:51
-
2018-12-20 16:06:13
-
2019-05-09 15:49:59
-
5hisi3516cv610 + gc4336p 夜晚很模糊
-
5AIISP(功能演示,SC4336P为BGGR,强制转RGGB,会导致颜色异常)
-
5rv1106使用luckfox的SDK,设备树和驱动都写好了,结果设备文件没有生成
-
5海思3516cv610中如何进行SD卡升级,根据官方文档操作,烧录进板子时,走的默认uboot,没有执行uboot升级。
-
5G610Q-IPC-38E 夜晚很暗 有什么办法解决吗 已经补光了
-
10转换模型时,SoC版本里没显示hi3516cv610芯片
-
5hisi3516cv610 使用 yolov8n 模型训练 要如何提高 这里识别的是人
-
10有人在海思平台接过SC035HGS吗
-
5关于hi3519dv500,以SD卡虚拟 U 盘操作
-
5ss928 sample_venc代码移植到openEuler24.03上执行报错 [sample_comm_vi_start_dev]-1068: vi set dev attr failed wi
举报类型
- 内容涉黄/赌/毒
- 内容侵权/抄袭
- 政治相关
- 涉嫌广告
- 侮辱谩骂
- 其他
详细说明

微信扫码分享
QQ好友