hi3519dv500 bt656输出的clk如何配置成

最近调试MS7024芯片，通过HI3519DV500的BT656输出口，给MS7024，然后转换成NTSC格式的CVBS信号输出，在HI3519DV500端的配置如下：
static sample_vo_cfg g_vo_cfg = {
.vo_dev = SAMPLE_VO_DEV_UHD,
.vo_layer = SAMPLE_VO_LAYER_VHD0,
.vo_intf_type = OT_VO_INTF_BT656,
.intf_sync = OT_VO_OUT_NTSC,
.bg_color = COLOR_RGB_BLACK,
.pix_format = OT_PIXEL_FORMAT_YVU_SEMIPLANAR_422,
.disp_rect = {0, 0, 720, 480},
.image_size = {720, 480},
.vo_part_mode = OT_VO_PARTITION_MODE_SINGLE,
.dis_buf_len = 3, / 3: def buf len for single /
.dst_dynamic_range = OT_DYNAMIC_RANGE_SDR8,
.vo_mode = VO_MODE_1MUX,
.compress_mode = OT_COMPRESS_MODE_NONE,
};
同时在/etc/init.d/S90autorun中，将输出配置成了BT656，
通过示波器查看，BT656输出相关引脚是由信号输出，且CLK为27MHZ，但是MS7024的输出不正常。
MS7024的配置如下图：

MS7024的FAE说：8位的逐行模式，clk要 double，因此这里BT656给的CLK需要54M，但是我查看了SDK，和相关文档，并没有找到可以配置该CLK的地方，请各位大神解惑。