切换马甲
上一页
下一页
分类专栏
-
253篇
默认分类
文章数:253
文章总阅读量:101.2w
文章总收藏量:40
文章总点赞量:203
按发布时间
按阅读量
按点赞量
-
IR Drop & Ground Bounce1,IR Drop 理想状态下,下图v1、v2、v3、v4节点的电压应该相同,而实际上电流从VDD pad流到v4经历了R11-R12-R13-R14等电阻网络,产生了压降,导致G4 cell的power pin的电压不足VDD,一般电压降需要控制在2%-5%以内,具体根据实际项目、实际工艺等决定; 2,Ground Bounce 同样,G42021-12-01 10:32:460 0 4478
-
由于图像传感器芯片Pixel阵列存在工艺偏差及缺陷,因此会造成图像上部分像素显示错误,这些有缺陷的Pixel点即为图像坏点(Bad pixel)。对于不同工艺、不同厂家,尤其对于一些低成本、消费类的sensor来说,坏点数会在长时间、高温环境下变得越来越多,严重影响到了sensor产品的使用效果、使用寿命。 引起坏点的原因包括Foundry工艺、长时间高温引起管子老化等。坏点分类: 静态坏点:s2021-12-01 11:11:090 1 2210
-
Cadence功耗分析首先需生成power grid library:其次,power grid library包含如下三部分:Power-grid library-Technology&2021-12-11 15:12:291 0 9171
-
上文讲了IR-Drop的原理及Static Rail Analysis,本文补讲IR-Drop有哪些危害及现象。IR-Drop的危害及现象“石头”一块芯片回片后无法bring u2021-12-11 15:12:340 0 5401
-
RTL设计实现时,尤其是算法RTL,综合阶段或者Place阶段遇到setup timing不满足时,我们可以通过插入pipeline的方式修改RTL来解决setup violation,但2021-12-11 15:12:360 0 6119
-
上文讲解了IR-Drop的原理及现象,本文主要讲芯片Power功耗分析的几种方法。Power and IR-Drop Analysis的所需文件:静态功耗分析vector-driven&n2021-12-11 15:15:270 0 7483
-
Library Compiler .lib转.dbSynopsys DC K2015.06及以后版本不再支持.lib转.db功能,而Foundry提供定制SRAM的Memory Compi2021-12-11 15:15:290 0 4361
-
1.1 SRAM工作原理静态随机存取存储器(Static Random Access Memory,SRAM)是随机存取存储器的一种,所谓“静态”,是指只要保持通电,储存的数据就可以恒常保持。而动态随机存取存储器(DRAM)所储存的数据就需要周期性地刷新。本文先简述SRAM的工作原理。 如下图所示,6T SRAM由M1、M2组成一个inverter,由M3、M4组成另一个inverter,这两个2021-12-11 15:15:300 0 2211
-
跨时钟设计经常要利用异步FIFO进行数据缓存,因此FIFO深度的计算是至关重要的,深度少了数据丢失,深度多了浪费资源。FIFO的深度主要取决于“最恶劣”的情况,以下对两种最常见的场景进行简2021-12-11 15:15:310 1 1789
-
低功耗设计的重要性,从下图可窥一斑,随着工艺节点的推进演化,45nm工艺的动态功耗、静态功耗相比90nm工艺分别增加到了2倍、6.5倍。随着工艺节点演进到14nm、7nm等先进节点,Lea2021-12-11 15:15:400 0 6306
-
SDF文件是在VCS/NC-Verilog后仿真运行时将STD/IO/Macro门级verilog中specify的延迟信息替换为QRC/Star-RC抽取的实际物理延时信息,所以如果SD2021-12-21 09:00:130 1 15256
-
上文芯片后仿之SDF 3.0解析(一)论述了SDF3.0的Header Section以及Cell Entries的Delay Entries部分内容,本文继续解析Delay Entrie2021-12-21 09:00:190 1 4666
-
本文接着解析SDF3.0的Timing Checks Entries、Timing Environment Entries两个部分。(一)SDF3.0 Timing Checks主要分以下2021-12-21 09:00:280 1 5314
-
clock gating和power gating是降低芯片功耗的常用手段,相比power gating设计,clock gating的设计和实现更为简单,多在微架构、RTL coding2021-12-21 09:00:310 0 6316
-
INNOVUS/ICC吐出的netlist经过Formal/LEC验证后,Star-RC/QRC抽取RC寄生参数文件并读入到Tempus/PT分别做func/mbist/scan时序sig2021-12-21 09:00:330 0 2511
-
一般电源管理芯片就是LDO(low dropout regulator)和DC-DC,芯片升压要选DC-DC,降压可根据需求选DC-DC或者LDO。LDO:优点是噪声低、静态电流小、体积小2021-12-22 09:00:150 0 1792
-
上文讲解了带隙基准Bandgap电路的基本原理,并给出了一个不带运放的带隙基准电路作为例子,提供了设计仿真,详见带隙基准电压-Bandgap。先上图,经典Banba结构带隙基准电路,该电路2021-12-22 09:00:181 0 8915
-
随着芯片工艺的发展,对于STA的要求也越来越高,并且设计的复杂度不断提升,传统的WC-BC模式已无法准确的反应芯片的实际真实时序。OCV正是在这种情况下被提出并实际应用到STA中。随着工艺2021-12-22 09:00:260 0 2989
-
随着半导体工艺的进步以及芯片设计的日趋复杂化,传统OCV约束方式已经越来越不符合45nm及以下工艺的千万门级高速芯片设计。相对于传统OCV在path上设置统一derate值的方法,AOCV2021-12-23 09:00:160 0 4989
-
ECC的全称是Error Checking and Correction。以NAND Flash为例,ECC每次对256字节的数据(256行、8列矩阵)进行校验,矩阵每个元素表示一个Bit2021-12-23 09:00:180 0 3563