3521里AHD采集的时钟问题

VO  到什么地方呢 HDMI,CVBS?

测试时，是输出到HDMI或CVBS

AHD 採集是 VI 那邊設定
VOU656_CLK的输出时钟 是 VO 輸出那邊 (一般不用管時鐘)
你要問那一個 ....標題和內文是 2 種不同方向
你是前端晶片是那一個的, 不同晶片, VI_DEV_ATTR_S 之寫法不太一樣

谢谢，前端AD芯片是NVP6114

你好，问题解决了吗，我也想知道VOU656_CLK 输出是多少，这个是给NVP6114的输入时钟

NVP6114 那邊決定你要輸出是 720H/960H/720P/1080P 等
設定好
然後 HISI 這邊要設定好 PERI_CRG12 和 VI 的 HI_MPI_VI_SetDevAttr
至於設定內容你先試驗看看, 不懂再問
給你一些資料
            // PERI_CRG12 0x20030030
            // 16 x D1 :
            //      0xE4255000     55=01010101 (時脈選擇 div4)
            // 4 x 720P
            //      0xE4200000     00=00000000 (時脈選擇 div2)
            // 2 x 1080p
            //      0xE42AA000     AA=10101010 (時脈選擇 div2)
            // Bit18-19     VI0 div ch 時脈選擇 (VI0 接通道 0 1 2 3)
            //                  00 : div2
            //                  01 : div4
            //                  10 : div1
            //                  11 : 保留
            // Bit16-17     VI1 div ch 時脈選擇 (VI1 接通道 4 5 6 7)
            //                  00 : div2
            //                  01 : div4
            //                  10 : div1
            //                  11 : 保留
            // Bit14-15     VI2 div ch 時脈選擇 (VI2 接通道 8 9 10 11)
            //                  00 : div2
            //                  01 : div4
            //                  10 : div1
            //                  11 : 保留
            // Bit12-13     VI3 div ch 時脈選擇 (VI3 接通道 12 13 14 15)
            //                  00 : div2
            //                  01 : div4
            //                  10 : div1
            //                  11 : 保留