RCMG
RCMG

RCMG

0个粉丝

11

问答

0

专栏

0

资料

RCMG  发布于  2018-12-04 17:39:32
采纳率 0%
共11个问答
4882
  • 收藏
  • 点赞
  • 分享
  • 举报

各位大佬，vivado综合了好久，一直在综合，这怎么解决呀？

Xilinx
 
FPGA
 
各位大佬，vivado综合了好久，一直在综合，这怎么解决呀？
我来回答
回答9个
时间排序
认可量排序
9384

9384

0个粉丝

13

问答

0

专栏

0

资料

9384 2018-12-04 17:39:56
认可0
大项目综合几个小时很正常…
RCMG

RCMG

0个粉丝

11

问答

0

专栏

0

资料

RCMG 2018-12-04 17:40:50
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=114128&ptid=54170]9384 发表于 2018-12-4 17:39[/url]
大项目综合几个小时很正常…[/quote]

是可能有bug吗？我的是小项目
9384

9384

0个粉丝

13

问答

0

专栏

0

资料

9384 2018-12-04 17:41:23
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=114129&ptid=54170]RCMG 发表于 2018-12-4 17:40[/url]
是可能有bug吗？我的是小项目[/quote]

如果不是电脑配置问题可能是设计有缺陷…
9384

9384

0个粉丝

13

问答

0

专栏

0

资料

9384 2018-12-04 17:41:58
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=114129&ptid=54170]RCMG 发表于 2018-12-4 17:40[/url]
是可能有bug吗？我的是小项目[/quote]

我以前因为约束了一个没有目标时钟的分频generate clock，一直在布线，我还以为电脑慢… 检查了才发现
RCMG

RCMG

0个粉丝

11

问答

0

专栏

0

资料

RCMG 2018-12-04 17:42:37
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=114131&ptid=54170]9384 发表于 2018-12-4 17:41[/url]
我以前因为约束了一个没有目标时钟的分频generate clock，一直在布线，我还以为电脑慢… 检查了才发现[/quote]

恩恩，比如哪方面的缺陷，会导致这个呢？
9384

9384

0个粉丝

13

问答

0

专栏

0

资料

9384 2018-12-04 17:43:12
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=114132&ptid=54170]RCMG 发表于 2018-12-4 17:42[/url]
恩恩，比如哪方面的缺陷，会导致这个呢？[/quote]

这问题太多了，具体问题具体分析
RCMG

RCMG

0个粉丝

11

问答

0

专栏

0

资料

RCMG 2018-12-04 17:43:49
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=114133&ptid=54170]9384 发表于 2018-12-4 17:43[/url]
这问题太多了，具体问题具体分析[/quote]

那这个分析起来好麻烦呀。
9384

9384

0个粉丝

13

问答

0

专栏

0

资料

9384 2018-12-04 17:45:15
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=114134&ptid=54170]RCMG 发表于 2018-12-4 17:43[/url]
那这个分析起来好麻烦呀。[/quote]

仔细看elaborayed，DRC分析给出的警告。如果是设计有缺陷，一般警告都会有提示。我猜可能是形成了某种死循环的逻辑，导致一直综合。我只遇到过一直布线的情况。这个猜想建立在不是电脑配置问题的前提下。
RCMG

RCMG

0个粉丝

11

问答

0

专栏

0

资料

RCMG 2018-12-04 17:45:52
认可0
[quote][url=forum.php?mod=redirect&goto=findpost&pid=114135&ptid=54170]9384 发表于 2018-12-4 17:45[/url]
仔细看elaborayed，DRC分析给出的警告。如果是设计有缺陷，一般警告都会有提示。我猜可能是形成了某种死 ...[/quote]

好的，谢谢！
添加附件 添加网盘链接
或将文件直接拖到这里
悬赏：
E币
网盘
* 网盘链接：
* 提取码：
悬赏：
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
相关问答
无更多相似问答 去提问
易百纳技术社区
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
社区问答
悬赏问答
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

提醒
你的问题还没有最佳答案，是否结题，结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案，是否结题，结题后将根据回答情况扣除相应悬赏金（1回答=1E币）
取消
确认
易百纳技术社区