虽万人吾往矣
虽万人吾往矣

虽万人吾往矣

3个粉丝

17

问答

42

专栏

86

资料

虽万人吾往矣  发布于  2023-01-29 08:59:34
采纳率 24%
共17个问答
奥利给~~
1357
  • 收藏
  • 点赞
  • 分享
  • 举报

当接收的数据没有标志位的时候，如何让计数器和数对齐？

FPGA
 
verilog
 

问题来源于2个模块之间需要传递数据，模块A负责每个时钟产生5bit并行数据，模块B（工作时钟是A的5倍）负责将接收的该数据以模块A的时钟频率的5倍串行发送出去，我的想法是用一个模5的加一计数器，作为发送数据的节拍，比如：计数0的时候发送数据的0位，计数1的时候发送数据的1位……计数4的时候发送数据的4位。
但是问题是，作为模块B，我其实不知道A的数据什么时候发来，如果我把计数器的计数值作为约束条件，有可能和数据之间是错位的，就会导致我发送的bit是不对的。
有什么好的解决方法吗？

我来回答
回答0个
时间排序
认可量排序
易百纳技术社区暂无数据
添加附件 添加网盘链接
或将文件直接拖到这里
悬赏：
E币
网盘
* 网盘链接：
* 提取码：
悬赏：
E币

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
+ 添加网盘链接/附件

Markdown 语法

  • 加粗**内容**
  • 斜体*内容*
  • 删除线~~内容~~
  • 引用> 引用内容
  • 代码`代码`
  • 代码块```编程语言↵代码```
  • 链接[链接标题](url)
  • 无序列表- 内容
  • 有序列表1. 内容
  • 缩进内容
  • 图片![alt](url)
相关问答
无更多相似问答 去提问
易百纳技术社区
点击登录
-- 积分
-- E币
提问
—
收益
—
被采纳
—
我要提问
社区问答
悬赏问答
举报反馈

举报类型

  • 内容涉黄/赌/毒
  • 内容侵权/抄袭
  • 政治相关
  • 涉嫌广告
  • 侮辱谩骂
  • 其他

详细说明

提醒
你的问题还没有最佳答案，是否结题，结题后将扣除20%的悬赏金
取消
确认
提醒
你的问题还没有最佳答案，是否结题，结题后将根据回答情况扣除相应悬赏金（1回答=1E币）
取消
确认
易百纳技术社区