李锐博恩的专栏_易百纳技术社区-AI物联网嵌入式开发平台

个人主页他的企业他的专栏他的问答他的资料他的芯片他的收藏

他的专栏

2021-07-12

AXI总线（1）从AXI-lite入手了解协议（读）

FPGA Xilinx 硬件设计

91 1 14242
2021-06-20

FPGA的设计艺术（30）FPGA硬件逻辑调试刍论

FPGA 硬件设计 Xilinx

93 0 3954
2021-06-08

FPGA硬件算法（3）流水线逻辑处理的几种策略

FPGA 硬件设计

92 5 4702
2021-05-23

FPGA的设计艺术（29）FPGA中的逻辑综合资源讨论

FPGA 硬件设计

92 3 4496
2021-05-23

FPGA的设计艺术（28）FPGA中的RTL原理图触发器类型探究

Xilinx FPGA 硬件设计

95 5 10084
2021-05-17

FPGA的设计艺术（27）状态机简易实现（HDL描述）

FPGA 硬件设计

96 5 4184
2021-05-15

FPGA的设计艺术（26）数据处理的误区之有符号运算的若干问题

FPGA 硬件设计

92 5 4370
2021-04-27

FPGA的设计艺术（25）移位的陷阱

FPGA 硬件设计

98 7 5009
2021-04-27

FPGA的设计艺术（24）强大的编译预处理指令

FPGA 硬件设计

89 8 4125
2021-04-11

FPGA硬件算法（2）矛盾转换之道——Retiming技术

FPGA 硬件设计 Xilinx

89 8 9684
2021-04-11

FPGA硬件算法（1）长江后浪推前浪之流水线

FPGA 硬件设计 Xilinx

99 8 4547
2021-04-10

FPGA的设计艺术（23）parameter的使用建议与defparam的消亡史

FPGA 硬件设计

86 7 6382
2021-03-22

FPGA的设计艺术（22）Verilog中如何对时序逻辑进行建模？

FPGA 硬件设计 Xilinx

94 8 5377
2021-03-22

FPGA的设计艺术（21）Verilog中如何对组合逻辑进行建模？

FPGA 硬件设计 Xilinx

96 6 5713
2021-03-21

FPGA的设计艺术（20）高阻态的正反两用？

FPGA 硬件设计 Xilinx

93 8 7723
2021-03-21

FPGA的设计艺术（19）触发器以及线网的建模工具之Verilog中的两类数据类型

FPGA 硬件设计 Xilinx

93 4 6358
2021-03-20

FPGA的设计艺术（18）如何使用Verilog中的数组对存储器进行建模？

FPGA 硬件设计 Xilinx

98 8 9800
2021-03-20

FPGA的设计艺术（17）如何搭建一个简易的逻辑测试平台？

FPGA 硬件设计 Xilinx

89 8 4830
2021-03-18

FPGA的设计艺术（16）逻辑设计中无刻不在的判断之if/case语句

FPGA 硬件设计 Xilinx

93 8 4237
2021-03-17

FPGA的设计艺术（15）逻辑设计及仿真利器之各式各样的循环

FPGA 硬件设计 Xilinx

96 8 4813

关注微信公众号

实时接收新的回答提醒和评论通知

联系我们

客服微信： xxqk158820 / Ebaina-CN

客服手机： 17714209983

客服邮箱： service@ebaina.com