FPGA H.265IP核简介

本帖最后由 qn1525681036 于 2019-3-1 10:41 编辑

[qq][free]14797921[/free][/qq]H.265 IP核简介
一、背景
随着视频采集及传输技术的发展，视频素材的分辨率和帧率在不断提升。分辨率从2K到4K到8K；帧率从30到60到120；新的标准及技术，比如HDR，也不断出现。
素材质量的增长，图像码流量也随之增长。人们需要压缩率更好的压缩算法标准，才能够适应新的图像压缩需求：
       

• 同样的压缩率得到更好的画质；
  
• 同样的画质得到更好的压缩率。
  

在这个大背景H.265/HEVC出现了。相比于上一代标准H.264，H.265更适合大分辨率、高帧率的图像压缩；有着更好的压缩率和画质结果。

H.265/HEVC带来更好性能的同时，也意味着运算量的加大。如何高效、实时的实现H.265编解码成为研究的热点。
二、H.265/HEVC算法简介
H.265/HEVC包括帧内预测（intra prediction）、帧间预测（inter prediction）、转换（transform）、量化（quantization）、去区块滤波器（deblocking filter）、熵编码（entropy coding）等模块。
和H.264类似，帧内预测、帧间预测、滤波运算都需要大量的并行计算。

在H.265/HEVC编码架构中，整体被分为了三个基本单位，分别是编码单位（coding unit, CU）、预测单位（predict unit, PU）和转换单位（transform unit, TU）。更灵活的宏模块划分给压缩率、画质带来了很大的提升。同时也给运算增加了难度，对并行化运算、灵活化运算提出了更高的运算。
  
三、FPGA H.265IP核简介
1.        性能摘要

2.        特点
        H.265帧速率：1fps-60fps
        支持双流输出
        支持投资回报率
        CBR/ VBR速率控制：16Kbit / s-40Mbit / s
        压缩效率：H.265优于H.264约40％ - > 50％
        帧编码方式：I / P / B;
        帧内预测：所有模式
        帧间预测：所有模式
        像素位深度：8位
        副主张决议：1/4
        块分区
        CU：8×8  -  64×64   PU：8×8  -  64×64
        TU：4×4  -  16x16
        去块滤波器
        CABAC编码

对于相同画质下的压缩率对比如下图，采用“Ducks taking Off”1920x1080素材。可以看到NGCode HEVC编码器在压缩率和画质上均优于x265 Medium 设置下的结果。

3.占用面积事例

四、技术总结
对于H.265/HEVC编码处理，FPGA方案有着最完善的功能和preset配置，支持最多的有利于提高画质和降低bitrate的功能，适合各个场景下H265/HEVC的编解码配置。
同时具有灵活部署，易于升级的特点，非常容易就可以在某一个平台上升级IP特性，甚至根据需求，随时更换成其他协议的编解码功能。
FPGA的可扩展性也是GPU不可比拟的，能非常容易的在同一块FPGA上pipeline部署编解码相关的上下游应用；同时，因为FPGA之间的高速互联特性，也可以方便地在不同FPGA、不同FPGA板卡间部署完整的相关应用方案。
成本方面，高画质IP虽然通道数量上并不占优势，但是带来的bitrate的大幅降低，可以显著降低带宽成本、存储成本，综合成本是降低的；同时，有一些FPGA编解码IP也可以实现不输甚至优于GPU的通道处理能力。
在视频编解码领域，FPGA有着非常大的潜力和广阔的前景。