Hi3559AV100 接入双路MIPI，第二路一直卡死无法出图

在 Hi3559AV100 平台上调试双路sensor（2-Lane MIPI），遇到第二路一直卡死无法出图的问题。
一、 硬件与管线分配说明

• Sensor 0 (工作正常)：接在 FPC1，使用 MIPI_RX0 的 Lane 0 和 Lane 2。绑定 Dev 0 -> Pipe 0。
• Sensor 1 (出现异常)：接在 FPC2，使用 MIPI_RX1 的 Lane 4 和 Lane 6。绑定 Dev 2 -> Pipe 2。
• 注：两路 Sensor 为同型号，交叉测试过 Sensor 模组本身均完好。

二、问题描述与尝试方案
第一路 Sensor工作完全正常。第二路一直不出图，cat /proc/umap/vi 显示中断数为 0。
查看底层 /proc/umap/hi_mipi 日志，呈现以下现象：
1.Lane 数据不对称：Dev 2 的 Lane 4 状态显示 ValidLane: 4，数据正常跳变；但 Lane 6 状态卡在 0x0。
2.错误统计日志（Error Info）：

• ALIGN ERROR 栏目下，Lane0Err = 1（说明 Dev2 的第一根线/Lane4 对齐报错）。
• FIFO_FullErr = 1（底层缓存溢出）。
• 个人推断：Lane 4 收到了数据塞爆了 FIFO，但因为迟迟等不到 Lane 6 的数据，导致双线无法对齐，最终解码失败。

/proc/umap/hi_mipi信息如下

-----MIPI LANE DIVIDE MODE---------------------------------------------------------------------------------------------
  MODE         LANE DIVIDE
     7             4+4+4+4

-----MIPI DEV ATTR-----------------------------------------------------------------------------------------------------
   Devno  WorkMode  DataRate            DataType   WDRMode                  LinkId    ImgX    ImgY    ImgW    ImgH
       0      MIPI        X1                RAW8      None                       0       0       0    1280     512
       2      MIPI        X1                RAW8      None                       2       0       0    1280     512

-----MIPI LANE INFO-----------------------------------------------------------------------------------------------------
   Devno   LaneCnt                  LaneID
       0         2         0,  2, -1, -1, -1, -1, -1, -1
       2         2         4,  6, -1, -1, -1, -1, -1, -1

-----MIPI LINK INFO------------------------------------------------------
 LinkIdx LaneCount  LaneId    PhyData0    PhyData1  AlignedData0  AlignedData1   ValidLane
       0         2    0, 2        0x54        0x17          0x57          0xd0       0,  2
       2         2    4, 6         0x0         0x0           0x0           0x0           4
-----MIPI DETECT INFO----------------------------------------------------
 Devno VC   width  height
     0  0    1280     512
     0  1       0       0
     0  2       0       0
     0  3       0       0
     2  0       0       0
     2  1       0       0
     2  2       0       0
     2  3       0       0

-----FSM TIMEOUT AND ESCAPE INFO---------------------------------------------
  phy clkTOutCnt d0TOutCnt   d1TOutCnt   d2TOutCnt   d3TOutCnt clkEscCnt  d0EscCnt  d1EscCnt  d2EscCnt  d3EscCnt
    0     0           0           0           0           0         0         0         0         0         0
    1     0           0           0           0           0         0         0         0         8         0
    2     0           0           0           0           0         0         0         0         0         0
    3     0           0           0           0           0         0         0         0         0         0

-----MIPI INT ERROR INFO-----------------------------------------------------------
 Devno vc0CRC vc1CRC vc2CRC vc3CRC vc0OrderErr vc1OrderErr vc2OrderErr vc3OrderErr vc0NMatCnt vc1NMatCnt vc2NMatCnt vc3NMatCnt
     0     20      0      0      0           0           0           0           0          0          0          0          0

     2      0      0      0      0           0           0           0           0          0          0          0          0

 Devno HCntErr vc0HECC vc1HECC vc2HECC vc3HECC vc0DtErr vc1DtErr vc2DtErr vc3DtErr
     0       0       0       0       0       0        0        0        0        0

     2       0       0       0       0       0        0        0        0        0

 Devno CMD_FIFO_RERR DATA_FIFO_RERR CMD_FIFO_WERR DATA_FIFO_WERR
     0             0              0             0              0

     2             0              0             0              0

-----ALING ERROR INFO--------------------------------------
 Devno FIFO_FullErr  Lane0Err  Lane1Err  Lane2Err  Lane3Err  Lane4Err  Lane5Err  Lane6Err  Lane7Err  Lane8Err  Lane9Err Lane10Err Lane11Err Lane12Err Lane13Err Lane14Err Lane15Err
     0            0         0         0         0         0         0         0         0         0         0         0         0         0         0         0         0         0
 Devno FIFO_FullErr  Lane0Err  Lane1Err  Lane2Err  Lane3Err  Lane4Err  Lane5Err  Lane6Err  Lane7Err  Lane8Err  Lane9Err Lane10Err Lane11Err Lane12Err Lane13Err Lane14Err Lane15Err
     2            1         1         0         0         0         0         0         0         0         0         0         0         0         0         0         0         0

为了定界问题，已经做了以下软硬件排查：
1.软件配置校验：

• Dev 2 的 lane_id 配置为 {4, 6, -1, -1, -1, -1, -1, -1}。
• WDR模式（线性）、数据速率（Data Rate）、enSnsType 等属性，两路配置完全一致。
  2.Sensor 唤醒与控制：
• 确认 Sensor 2 已经上电、复位解除，并处于向外发送 MIPI 数据的状态。
  3.交叉验证排除了硬件损坏：
• 已互换过两个 Sensor 和 FPC 排线，确认插在第二路的机芯和线材 100% 完好。

毫无头绪 求大佬指点一二