Xilinx 论坛_问答_易百纳技术社区-AI物联网嵌入式开发平台

搜索

热门板块海思论坛瑞芯微君正论坛爱芯元智 Xilinx 论坛外包or招聘流媒体嵌入式图像 OpenNAS MTK-联发科全志平台系统编程边缘计算机器视觉音频处理智能终端物联网传感器

Xilinx 论坛

主题392

回复444

易百纳赛灵思论坛致力于为Xilinx 用户及生态合作伙伴提供一个分享、讨论和相互协作解决问题的交流社区，注册即可浏览论坛内容或者参与讨论。

Xilinx VIVADO Vitis

在Ubuntu20.04系统中，如何将Vivado编辑器配置成Vim?
Ubuntu系统 VIVADO

0

虽万人吾往矣 发布于

15小时前
关于altera系列芯片FIR IP核在使用过程中的问题
 ARM Xilinx

0

虽万人吾往矣 发布于

02月03日 09:18
xilinx CAN接口IP核是收费的ma？
Xilinx

3

zh822 回复于

2022年12月09日
FPGA器件选型研究
 Xilinx FPGA

4

Paultoday 回复于

2022年11月14日
新产品进入市场后有抄袭如何防护
 Xilinx VIVADO 嵌入式

18

pinbo2008 回复于

2022年08月23日
这个fifi能存多少字节数据，有人知道吗？
Xilinx FPGA

2

梦龙 回复于

2022年05月15日
Xilinx 7系列FPGA收发器用户指南
 Xilinx FPGA

2

wenlinux 回复于

2022年04月11日
有人申请过xilinx第三方的ip核吗？
Xilinx

3

Maun Mo 回复于

2022年04月06日
有人在用这个吗XC7A100T-2FGG484I
Xilinx

3

张13724212401 回复于

2021年11月06日
为什么我的RTL分析一打开vivado就会闪退
 Xilinx

0

张13724212401 发布于

2021年09月03日
求教大神 Artix7系列怎么输出差分时钟？
Xilinx FPGA

1

张13724212401 回复于

2021年08月28日
FPGA运算加速平台成新宠 Xilinx、Altera各有支持者
 Xilinx FPGA

2

张13724212401 回复于

2021年08月28日
请问一下，Vivado能自动补齐关键字吗？用起来好不习惯
 Xilinx FPGA

3

张13724212401 回复于

2021年08月28日
请教车牌识别FPGA问题
 Xilinx

4

张13724212401 回复于

2021年08月28日
请教一下有没有做车牌识别FPGA的，推荐一下
 Xilinx 硬件设计

0

焦糖布丁 发布于

2021年04月09日
请问哪里可以买到SLVS-EC的IP核？
FPGA Xilinx

0

阿述9362 发布于

2020年12月30日
请问出现这种警告是什么原因？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
想问下，vivado中如何更新ip核呀，各位大佬？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请教下，0X4000_0000 与0X40000000 地址有什么不一样吗？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
各位，请问iSe选这个吗？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
大家好，请问谁知道这是什么错误？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问各位这个报错怎么引起的啊？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问有人遇到过非法指令错误的么？如何解决的？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
为什么我在vivado的IP库中看不到HDMI IPcore？我用的是ZedBoard
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问XiLinx的pll生成的多个时钟上升沿是否对齐？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
有没有大佬知道这个怎么回事？烧mcf烧不进去
 Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
给了时许约束后，是否还需要给时钟分配一个引脚约束呢？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
有人调试过Xilinx的Aurora吗？channel up信号时钟不拉高怎么办？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问是否一个时钟的脉冲很容易采不到？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
我的SDK调试可以用，但生成bin不能用怎么办？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
用vivado打开modelsim的时候一直打不开是怎么回事？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问有谁用过fifo generator？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问图里的(* *)是个啥？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问一下大佬们，下面这个是怎么弄出来的
 Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
综合的时候经常报内存不足的问题，请问大家有啥办法解决吗
 Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问各位这是什么错误？
Xilinx FPGA

1

李锐博恩 回复于

2020年12月02日
请问下大家，你们vivado在哪里下载的啊？网上找了一个没装成功
 Xilinx FPGA

3

李锐博恩 回复于

2020年12月02日
请问用vivado的什么版本比较好啊我这个下载不下来有前辈知道为什么不能下载吗
 Xilinx FPGA

3

李锐博恩 回复于

2020年12月02日
请问如何下载xilinx官方开发板的相关示例程序？
Xilinx FPGA

1

skywell 回复于

2020年11月27日
zedboard 的JTAG 上USB线插到电脑上没有反应是怎么回事？
Xilinx FPGA

1

skywell 回复于

2020年11月27日

1
2
3
4
5
6
7
8
下一页

跳至页

易百纳技术社区