边缘计算_问答_易百纳技术社区-AI物联网嵌入式开发平台

热门板块海思论坛机器视觉机器人瑞芯微边缘计算音频处理嵌入式图像君正论坛爱芯元智 MTK-联发科智能终端系统编程物联网 Xilinx 论坛传感器外包or招聘流媒体 OpenNAS

边缘计算

主题661

边缘计算起源于传媒领域，是指在靠近物或数据源头的一侧，采用网络、计算、存储、应用核心能力为一体的开放平台，就近提供最近端服务。其应用程序在边缘侧发起，产生更快的网络服务响应，满足行业在实时业务、应用智能、安全与隐私保护等方面的基本需求。

云计算节点大数据 AR VR MEC FPGA GPU DPDK Virtio

请问下大家，你们vivado在哪里下载的啊？网上找了一个没装成功
 Xilinx FPGA

6

我想境境 回复于

03月15日 23:36
给了时许约束后，是否还需要给时钟分配一个引脚约束呢？
Xilinx FPGA

3

稗子酿的酒 回复于

03月14日 09:29
FPGA上实现网络通信用的什么协议？
Xilinx FPGA

9

稗子酿的酒 回复于

03月14日 09:07
zynq 微相，米尔，黑金有啥区别，哪个稳定些？
Xilinx FPGA

1

Lupho 回复于

03月14日 08:56
FPGA器件选型研究
 Xilinx FPGA

5

Lupho 回复于

03月14日 08:46
求教大佬，请问这种情况要怎么处理
 FPGA

3

Crizl 回复于

03月08日 13:31
Basys3 时钟上升沿很长，是什么原因？求大神指点！！！
FPGA

1

回复于

02月13日 09:41
请问在ubuntu下安装quartus和modelsim_ase后，怎么手动打开呢
 FPGA Ubuntu系统

0

虽万人吾往矣 发布于

02月02日 09:06
基于FPGA驱动AD4112高精度ADC的问题
 FPGA

0

虽万人吾往矣 发布于

01月30日 08:40
请教一个FPGA读写DDR2的问题
 FPGA

0

虽万人吾往矣 发布于

01月29日 09:00
当接收的数据没有标志位的时候，如何让计数器和数对齐？
FPGA verilog

0

虽万人吾往矣 发布于

01月29日 08:59
关于GPU遇到个问题，请教一下社区大佬
 GPU

1

Tony 回复于

2022年10月13日
【分享】
FPGA通过LVDS发送数据给HI3559av100程序有偿共享
 Hi3559 LVDS FPGA

5

SB 回复于

2022年09月05日
海思hi3798cv200这款芯片gpu是几核的
 海思 GPU Hi3798

1

Peter 回复于

2022年07月28日
FPGA视频传输
 FPGA

8

Winkle 回复于

2022年06月09日
Xilinx FPGA程序加载慢的原因和解决措施？
FPGA

2

哈撒ki 回复于

2022年05月31日
这个fifi能存多少字节数据，有人知道吗？
Xilinx FPGA

2

梦龙 回复于

2022年05月15日
FPGA视频传输的输出问题
 FPGA

2

来自远方 回复于

2022年05月11日
Xilinx 7系列FPGA收发器用户指南
 Xilinx FPGA

2

wenlinux 回复于

2022年04月11日
边缘计算单元规格说明
 5G 节点

1

途行者阿杜 回复于

2022年03月05日
求助FPGA通过LVDS传给hi3559图像数据??
Hi3559 LVDS FPGA

1

zjy000 回复于

2022年01月11日
球球各位路过的哥哥姐姐看看孩子叭，一个严重警告卡了好几天了，我写了一个小报告放在了附件～
FPGA

0

半饱儿 发布于

2021年12月07日
求教大神 Artix7系列怎么输出差分时钟？
Xilinx FPGA

1

张13724212401 回复于

2021年08月28日
FPGA运算加速平台成新宠 Xilinx、Altera各有支持者
 Xilinx FPGA

2

张13724212401 回复于

2021年08月28日
请问一下，Vivado能自动补齐关键字吗？用起来好不习惯
 Xilinx FPGA

3

张13724212401 回复于

2021年08月28日
为什么输出位宽能与256位映射，但没有一个能与256位宽映射？
FPGA

0

钟离未央 发布于

2021年05月24日
这种简单双口ram，写使能拉高，数据写进去后，就自动读出来吗？
FPGA

1

毛毛狗 回复于

2021年05月20日
xilinx为什么在xdc中更改管脚分配，更新不到原理图中啊?
FPGA

1

永无止境 回复于

2021年05月17日
大佬们，按照sdram数据手册，配置成Row4096_143Mhz可以吗？
FPGA

0

Answer 发布于

2021年05月17日
做帧差运算并将结果vga显示时，VGA显示器上为什么出不来数据？
FPGA

2

我很惆怅！ 回复于

2021年05月14日
为什么vivado工程save as了以后，各种路径总会第一时间落到之前的工程?
FPGA

2

Answer 回复于

2021年05月13日
请教下各位大佬，testbench中要生成60Mhz时钟怎么搞啊？
FPGA

3

奋斗的疯子 回复于

2021年05月12日
大佬帮忙看一下，这个是什么语法错误啊？
FPGA

2

七分青年 回复于

2021年04月08日
有没有用fpga做图像相关的大佬，我一直卡在读入图片的这一步没有头绪
 FPGA

5

午饭吃肉 回复于

2021年04月07日
想问一下，这个串并转换怎么实现的单路输入然后两路输出的啊？
FPGA

3

快乐小鸟 回复于

2021年04月06日
想问一下，这个串并转换怎么实现的单路输入然后两路输出的啊？
FPGA

0

程序员小明 发布于

2021年04月02日
hi3559 opencv gpu加速
 Hi3559 OpenCV GPU

5

david 回复于

2021年04月01日
请教大佬，16位的数据输出和128位的FIFO输入端接在一起，数据会自动往FIFO的高位填充吗
 FPGA

6

阿西 回复于

2021年03月29日
请问，我写了一段测试代码，保存是总是出现问题
 FPGA

5

秋山客 回复于

2021年03月25日
大佬们，请问一下动态参数怎么设计？
FPGA

3

AI算法识别 回复于

2021年03月24日

跳至页

回到
旧版

问答
去提问

资料
传资料

专栏
写专栏

问答 去提问

资料 传资料

专栏 写专栏

问答
去提问

资料
传资料

专栏
写专栏